大幅提升版图效率的定制设计自动化实施方案——可视化辅助版图自动化
大幅提升版图效率的定制设计自动化实施方案
会议: SNUG China 2022
作者: Amy Xu (Synopsys), Zhang Ying (Sanechips/中兴微电子)
页数: 30 (PPT演示文稿)
源文件: SNUG_CN_Wang_Top Visually-Assiste_paper.pdf
议程 (Agenda)
第1部分：Synopsys定制设计平台（Amy Xu, Synopsys） - Synopsys Custom Design Platform - Custom Compiler的VAA 可视化辅助版图自动化 - 器件级版图加速：布局和布线 - 模块级版图自动化 - 总结与客户成功案例
第2部分：Sanechips标准单元定制流程（Zhang Ying, Sanechips） - 公司简介 - 先进节点标准单元设计挑战 - Custom Compiler中的定制化流程 - 手动版图与自动流程对比 - 总结
完整的模拟/混合信号设计流程
- 仿真： 领先性能，黄金精度 - 可靠性： 全面，覆盖全生命周期 - 版图： 快速高效，直观自动化 - Signoff： 黄金参考，Fusion技术
Custom Compiler差异化技术
- 统一模拟与数字Co-Design 协同设计：无损双向连接 - 模拟版图模板复用：创建模板、使用模板 - 定制数字自动化：数字单元版图、定制数字布局布线 - VAA 可视化辅助版图自动化：图形引导和实时反馈
器件级版图加速
符号编辑器 (Symbolic Editor)
- 布局器件而无需管理DRC 设计规则检查细节 - 棒状图（stick-diagram）用于器件链式连接 - 匹配器件的基于模式的布局 - 实时显示实际版图 - 检查助手可检查和优化器件布局质量 - 新增：用户可对不同master的门自定义颜色 - 新增：支持添加共享SD的虚拟器件
模式布线器 (Pattern Router)
- 使用内置布线模式库快速结构化布线 - 支持tap-off、trunk和spine结构的堆叠布线 - 画布上布线拓扑可视化和编辑 - 保存布线模式到模板以备复用 - 新增：同时添加/编辑/查看多条网线 - 新增：图形化更新模式参数 - 新增：仅spine模式支持
交互式布线器 (Interactive Router)
- Follow-the-Cursor（FTC）和Point-2-Point（P2P）使用模式 - 关键特性：DRC和连接性感知、DRC和阻挡标注、自动渐变匹配引脚宽度、自动过孔阵列插入、交互式总线布线、自动焊接、自动克隆
模块级版图自动化
模块级组装流程
原理图网表 -> 布局单元 -> 添加电源/地网格 -> 单元填充 -> 布局引脚 -> 布线
定制数字自动布局器 (Custom Digital Auto Placer)
- 针对不同风格的易用设置：Block布局、定制数字单元布局 - 为用户创建多个布局结果 - 布局画廊审查候选方案 - 结果浏览器显示布局指标 - 约束管理器创建/管理约束 - 约束驱动布局：内置标准单元约束、连接性驱动布局、用户定义长宽比或边界尺寸约束
引脚布局与优化
- 引脚布局最小化设计中的连接性同时满足用户定义约束 - 支持边界引脚和区域引脚 - 网级选项允许用户指定顺序、方向、层和尺寸 - 专门选项控制：特定行/列引脚布局、错列引脚、与电源/地轨的间距
纯版图单元插入
自动插入边界、天线、tap、去耦和填充单元。
模块级自动布线
- 基于形状的约束驱动布线器，为敏感网线提供特殊约束 - 支持层/过孔NDR 非默认布线规则、总线、匹配长度、屏蔽、差分对 - 关键特性：自动引脚渐变、智能引脚出线、自动过孔阵列、层代价、track和非track布线 - 应用：标准单元模块布局布线、模块间布线、模拟器件组布线、Fusion Compiler/IC CompilerI协同设计的关键网预布线
总结：可视化辅助版图自动化
- 符号编辑器——更快器件布局，无需处理设计规则细节 - 交互式和模式布线器——更快布线完成，手动创建或从图形化布线模式目录连接 - 结构化PnR和自动布线器——模块级定制数字自动化以改善QoR 结果质量和生产力
第2部分：Sanechips标准单元定制流程
关于中兴微电子 (ZTE Sanechips)
- 1996年成立IC设计部门，至今26年开发经验 - 4500+项专利申请 - 110款IC设计，5.5亿出货量 - 先进工艺：7nm量产、5nm进行中 - 800亿晶体管集成 - 覆盖传输、接入、终端芯片的市场应用 - 5G多模芯片组量产
先进节点标准单元设计挑战
- 可布线性： 设计规则数量和复杂度不断增加 - DRC： 规则密度和复杂度带来新的挑战 - DFM： 可制造性设计要求
Custom Compiler中定制化设计流程
1. 定制化Pcell for STD Cell - 为什么需要定制Pcell？PDK中的Pcell不适合标准单元设计：设备复杂、CDF参数多、设计规则松散、层次过多 - 如何定制？基于Python在Custom Compiler中实现 - 好处：可控的用户定义Pcell、简洁的结构和参数易于使用、易于复用和维护
2. 优化Stream In/Out流程 - 自动重命名单元和更改层 - 支持200+单元 - 基于关键词（lvt、uvt等）自动生成单元映射和层映射文件 - 自动基于关键词生成多个GDS文件 - 自动打碎Pcell同时保持原始单元层次
3. 自动标准单元布局用于DRC/LPE检查 - 支持定制化GUI - 支持多高度设计类型（双倍和三倍） - 自动添加filler/tap单元 - 添加虚拟单元/虚拟金属用于STD DRC/LPE检查 - 支持自动获取当前库名/单元名 - 自动创建虚拟金属
4. 定制化LEF导出 - 自动从STD单元导出LEF - 导出过程中支持检查擦除层状态和边界层 - 支持添加PG网络信息到LEF - 支持通过XML文件添加额外层和引脚映射文件 - 支持指定IC Validator运行集文件
总结
- Custom Compiler 为先进节点设计挑战提供丰富的内置流程 - Custom Compiler定制化API功能强大，适合优化流程 - Synopsys技术支持出色，帮助用户发现Custom Compiler的全部功能
图片索引
本文为PPT演示文稿，共30页，164张图片，存放于_images/目录。